[PACT 2009] Characterizing the TLB Behavior of Emerging Parallel Workloads on Chip Multiprocessors

CMP 환경에서 multi-threads의 경우 각 thread 별로 page를 참조하는 영역이나 패턴이 비슷할 것이다.

그래서 관찰해보니 대부분 core의 TLB miss가 같은 addresses에 의한 miss인 경우나(redundant), 특정 패턴(stride)가 있다는 것을 발견하였다.
(PARSEC의 data-parallel, pipeline workloads 들을 통해 real system에서 돌려보고 simics simulation을 통해서도 input을 줄여서 실험 함.)

이러한 현상을 바탕으로 앞으로 HW/SW TLB를 design하는데 있어 hierarchy, shared, stride를 prediction 해서 TLB performance를 향상시키는 방향으로 나아가야함을 주장함.

-----------

multi threads가 비슷한 page 참조를 가질것은 당연할 것 같은데, 이것을 고려한 첫번째 work 라는게 참 신기했다.
PACT 2009 best paper 라고 한다.