[ICS 2003] AEGIS: Architecture for Tamper-Evident and Tamper-Resistant Processing

이 논문 역시 XOM[ASPLOS 2000] 과 비슷한 내용으로 processor architecture를 제안하며, processor 밖으로 나가는 모든 data를 encryption하고 안으로 들어오는 데이터는 다시 processor 내에서 decryption 하여, code와 data를 보호하고자 하는데 있다.

 

논문에서는 2가지 레벨의 환경을 나눠서 제공하고 있다.

Tamper-Evident(TE) : any physical or software tampering is guaranteed to be detected

Private Tamper-Resistant(PTR) : adversary is unable to obtain any information about software or data

 

즉, TE는 공격이 당하면 이를 감지할 수 있는 환경을 말하고, PTR은 공격을 당하더라도 attacker에게 어떠한 데이터도 노출 시키지 않는 환경을 말한다.

 

 여기서도 역시 TCB(Trusted Computing Base)가 processor만 포함된다.(구현상에서는  kernel은 일부분을 포함시키는 2가지 버전을 설명한다.)

 

 AEGIS의 사용사례로 grid computing 환경에서 computation node가 올바르게 사용자 program을 수행하고 결과를 냈는지를 판단하기 위해  AEGIS processor가 있는 node는 사용자 프로그램을 받게되면, processor내부에서 program을 hash하고 프로그램 수행 결과를 AEGIS processor private key로 sing해서 AEGIS manufacturer의 private key로 서명된 AEGIS processor의 public key를 job dispatcher에게 넘겨준다.

job dispatcher는 AEGIS manufacturer의 서명이된 AEGIS public key를 확인하고, program hash를 확인하고 프로그램 수행 결과를 믿고 사용하게 된다.

 

다른 예제는 DRM(Digital Right Management) 가 있는데 이는 논문을 참고하자.

 

Tamper-Evident 환경을 제공하기 위해 processor 외부로 나가는 모든 데이터에 대해 signature를 만들어 두었다가 다시 읽을 때 signature를 비교하여 변조되었는지 확인하는 것이고, 

Private Tamper-Resistant 환경을 제공하기 위해 signature뿐만 아니라 encryption을 하는 방법을 택한다.